电源噪声与IR-Drop感知DFT测试一、电源噪声与测试失效概述在先进工艺节点（7nm及以下），随着供电电压持续降低、晶体管密度指数级增长，电源完整性（Power Integrity, PI）已成为DFT（Design For Test，可测性设计）工程师无法回避的核心议题。传统ATPG（Automatic Test Pattern Generation，自动测试向量生成）流程往往只关注故障覆盖率与向量数量，忽视了测试向量在芯片实际运行时引发的电源噪声效应，导致大量**测试伪失效（False Fail）**在量产测试阶段涌现，给良率分析与产品上市周期带来严重冲击。1.1 什么是At-Speed Capture IR-Drop失效At-speed测试是检测深亚微米工艺下延迟缺陷（Delay Defect）的关键手段。其基本原理是：在shift阶段以较低频率将测试向量串行移入扫描链，随后在capture阶段以系统工作频率施加一个或多个捕获时钟脉冲，通过比较捕获响应来暴露路径延迟故障。问题恰恰出在capture窗口：大量触发器在极短时间窗口内同时翻转，引发局部电流急剧飙升（di/dt噪声），通过电源配送网络（Power Distribution Network, PDN）的寄生电阻与电感转化为电压降（IR Drop与Ldi/dt），使得触发器实际供电电压VDD低于标称值，门级传播延迟显著增加。如果capture窗口下的电源压降超过一定阈值（通常为标称电压的10%~15%），即使设计本身不存在延迟缺陷，也可能因为路径延迟