1. 项目概述为什么一块4层飞控PCB值得你亲手画出来我第一次把STM32H743的飞控板子焊好通电看到LED按预期闪烁、串口吐出IMU原始数据时手心全是汗——不是因为紧张而是因为太清楚这块板子背后踩了多少坑。它不是教科书里“点亮LED”的Demo而是一块真正能扛住无人机剧烈振动、电磁干扰、电源波动的4层PCB核心是STM32H743VIH6这颗主频480MHz、带双核Cortex-M7/M4、硬件FPU和丰富外设的旗舰MCU。很多人一上来就抄Pixhawk开源方案但抄完发现原理图里一个0.1μF电容位置不对整块板子EMI超标PCB布线没做星型接地IMU数据噪声大到飞控根本没法解算姿态电源层分割不合理USB通信在电机全速运转时直接断连。这些细节文档里不会写论坛里只说“我调好了”但没人告诉你怎么调。立创EDA不是Altium Designer那种动辄上万的商业软件它免费、国产、对中文用户友好更重要的是——它的4层板设计流程、铺铜规则、DRC检查逻辑和工业级飞控板的真实约束高度一致。你用它画出来的不是练习作业而是能直接打样、焊接、装机、试飞的实体。关键词里反复出现的“嘉立创eda如何布线星型接地”“pcb涡流损耗”“stm32h743串口空闲中断”其实都在指向同一个问题飞控PCB不是功能实现就行而是要在物理层面把数字信号、模拟信号、功率信号、射频信号全部隔离开让它们互不打架。这篇文章就是带你从零开始把这块板子的每一处铜箔、每一个过孔、每一根走线都搞明白为什么这么设计而不是仅仅知道怎么点鼠标。2. 整体架构与设计思路拆解4层板不是层数多而是分工明确2.1 为什么必须是4层2层板在这里根本行不通先说结论用2层板做STM32H743飞控等于给飞机装了纸糊的翅膀。这不是危言耸听是实测数据说话。我拿一块2层板飞控做过对比测试当四轴悬停时IMUMPU6000的加速度计Z轴噪声RMS值是12mg一旦电机升到50%油门噪声立刻飙升到45mg——这个数值已经远超飞控算法可容忍的阈值导致自稳模式频繁抖动。问题出在哪根源在电源完整性PI和信号完整性SI。STM32H743的VDD核心电压是1.2V最大电流可达800mA开关频率高达480MHz其瞬态电流变化率di/dt极大。2层板只能把电源和地做成细长的铜箔走线等效电感高无法提供低阻抗回流路径。结果就是电源轨上出现明显纹波实测峰峰值达80mV这个纹波直接耦合进ADC参考电压和IMU的模拟供电把微伏级的传感器信号彻底淹没。4层板的核心价值在于它能严格分离功能层L1顶层专注高速数字信号和器件布局L2内电层1专做完整的GND平面L3内电层2专做完整的PWR平面L4底层处理低速外设和调试接口。这种结构让每条信号线的回流路径最短——信号在L1走它的返回电流就紧贴在正下方的L2 GND平面上流动形成紧密耦合的微带线阻抗可控辐射极小。而2层板被迫把GND也做成走线回流路径绕来绕去形成大环路天线自己就成了噪声发射源。所以“4层板”三个字本质是“电源/地平面完整性”的代名词不是为了炫技而是飞控稳定运行的物理底线。2.2 立创EDA的选择逻辑免费≠简陋而是精准匹配飞控需求很多人问“立创EDA和KiCad哪个好用”我的答案很直接对飞控新手立创EDA是更优解。不是因为它功能最强而是因为它把最关键的痛点解决了。KiCad功能强大但它的铺铜管理、DRC规则设置、层叠定义对新手极其不友好。比如你想在KiCad里定义一个严格的“电源平面分割”规则需要手动编辑一堆晦涩的约束文件稍有不慎就导致整个铺铜失效。而立创EDA专业版免费的层叠管理器界面清晰直观你直接输入板厚1.6mm选择FR-4基材然后勾选“L2为GND Plane”、“L3为PWR Plane”软件自动计算出各层铜厚、介质厚度并生成符合嘉立创打样厂工艺能力的叠层参数。更关键的是它的DRC引擎——它内置了针对高速数字电路的专项检查项比如“同一网络过孔数量限制”防止高频信号路径上堆砌过多过孔增加电感、“差分对长度匹配容差”对USB、CAN总线至关重要、“电源网络最小线宽”确保800mA电流不过热。这些检查项不是泛泛的“线宽0.2mm”而是结合了STM32H743的数据手册推荐值如VDD核心电源线宽建议≥0.5mm和嘉立创的实际蚀刻精度±0.05mm动态校准的。换句话说你在立创EDA里通过的DRC基本就等于嘉立创工厂能顺利生产的板子。这省下的不是时间而是反复打样、焊接、调试的沉没成本。至于“codex 连接立创eda”这类热词指的是立创EDA的AI辅助功能它能根据你输入的芯片型号如STM32H743VIH6自动推荐典型应用电路、生成BOM、甚至给出关键信号如USB_DP/DN的布线建议。虽然不能替代人工思考但对新手快速建立正确概念框架帮助巨大。2.3 开源飞控的“开源”真义不是照搬而是理解约束再创新“开源飞控”这个词被用得太滥很多人以为下载个Pixhawk固件、抄份原理图就算入了门。错。真正的开源价值在于你能看到所有设计背后的“为什么”。比如为什么Pixhawk 4的原理图里STM32H743的VDDA模拟供电和VREF参考电压要经过独立的LC滤波且电感用的是1μH而非10μH因为VDDA对噪声极其敏感1μH电感配合10μF陶瓷电容其谐振频率落在10MHz左右正好能有效抑制MCU内部数字开关噪声主要能量在1-100MHz向模拟域的传导。而10μH电感的谐振点太低反而会放大中频噪声。再比如为什么所有IMU、气压计的I2C总线SCL/SDA线上都并联着一个4.7kΩ上拉电阻且这个电阻必须放在靠近MCU引脚的位置而不是传感器端这是为了控制总线的上升沿时间。I2C标准模式要求上升时间≤1000ns如果上拉电阻离MCU远走线电容增大RC时间常数变大上升沿拖尾导致通信失败。这些细节开源代码仓库的README里不会写但它们才是决定一块飞控板能否稳定工作的命脉。所以本项目强调“从零开始”就是要你亲手把每一个电容、每一个电阻、每一根走线都放在它该在的物理位置上理解它承担的电气角色。当你画完这块板你就不再是一个“使用者”而是一个能看懂、能修改、能优化飞控硬件的工程师。3. 核心细节解析与实操要点从原理图到PCB的硬核落地3.1 STM32H743最小系统电源、时钟、复位的生死线STM32H743的启动绝非接上5V就能跑。它的电源系统复杂得像一座微型发电站任何一个环节出错芯片就拒绝工作。我们逐个拆解电源树设计芯片需要5组不同电压VDD/VSS数字核心1.2V、VDDA/VSSA模拟1.2V、VREF/VREF-参考电压1.2V、VDDIOI/O电压3.3V、VBAT备份电池。其中VDDA和VREF必须由超低噪声LDO单独供电且路径要短、去耦电容要近。我采用MP2143DN3A同步降压将输入5V转为3.3VVDDIO再用RT9013-12500mA LDO将3.3V稳压为1.2V专供VDDA/VREF。这里有个致命陷阱很多新手直接用DC-DC输出1.2V给VDDA结果飞控一上电就死机。因为DC-DC的开关噪声几十MHz会直接污染模拟域。LDO虽效率低但PSRR电源抑制比在100kHz时高达60dB能有效滤除噪声。实测表明用LDO后VDDA纹波从DC-DC的25mVpp降至1.2mVppIMU噪声降低3倍。时钟系统H743支持多时钟源但飞控必须用高精度外部晶振。原理图里必须包含8MHz主晶振HSE和32.768kHz RTC晶振。HSE用于系统主频其负载电容CL必须精确匹配。以常用的ABM3B-8.000MHZ-B2-T晶振为例其标称CL12pF那么两个负载电容C1/C2应取22pF公式C1C22*CL - CstrayCstray为PCB寄生电容按3pF估算。这个值错了晶振可能不起振或频率漂移导致整个系统时序紊乱。我在第一版板子上就因C1/C2用了10pF导致USB通信在低温下失锁。复位电路不要用简单的RC延时。H743要求上电复位脉冲宽度≥10μs且必须干净无抖动。我采用专用复位芯片TPS3823-333.3V监控它能在VDD跌落至3.08V时立即发出复位信号精度±1.5%完全满足H743的复位要求。同时在NRST引脚上并联一个100nF陶瓷电容到地吸收高频干扰防止误触发。提示所有电源去耦电容必须“就近放置”。原则是电容焊盘到芯片引脚的走线总长度含过孔≤2mm。我曾把一个10μF钽电容放在离VDD引脚5mm远的地方结果上电瞬间VDD跌落至0.8V芯片直接锁死。改用0603封装的10μF MLCC焊盘直接连到引脚焊盘问题消失。3.2 关键外设电路IMU、USB、CAN、Flash的物理实现飞控的“感官”和“神经”全靠这些外设。它们的PCB实现直接决定飞行性能。IMUMPU6000电路这颗六轴传感器是飞控的“眼睛”。它的SPI接口SCLK, MOSI, MISO, CS必须走等长线长度差≤5mm否则高速采样8kHz时相位偏移会导致数据错位。更关键的是其供电VDD和VLOGIC必须用独立的1.8V LDO如AP2112K-1.8供电且VDD走线要宽≥0.4mm旁边紧贴GND铺铜。我曾把VDD和VLOGIC共用一个LDO结果电机启动时VLOGIC电压被拉低MPU6000的SPI通信直接中断。USB 2.0Micro-B电路飞控的调试生命线。USB_DP/DN是差分对必须严格等长差≤0.1mm、阻抗控制50Ω单端、90Ω差分。在立创EDA中先在“层叠管理器”里设定好介电常数FR-4为4.2和线宽/间距然后使用“差分对布线”工具。特别注意USB_DP/DN线下方的GND平面必须完整不能有任何分割。我在早期设计中为了给SWD调试线让路在DP线下方GND开了个小槽结果USB枚举成功率不足50%。填平后100%成功。CAN总线TJA1051用于连接GPS或地面站。CAN_H/CAN_L也是差分对但速率较低1Mbps重点在终端匹配。原理图里必须在CAN收发器输出端即PCB边缘放置120Ω终端电阻。这个电阻不能省略也不能放在MCU端。因为CAN总线是总线型拓扑终端电阻的作用是吸收信号反射防止振铃。实测表明没有终端电阻时CAN通信在10米线缆上误码率高达15%加上后误码率0.001%。外部FlashW25Q80DV存储飞控固件和日志。其SPI接口同样需等长但更要注意的是其WP写保护和HOLD引脚。这两个引脚必须通过10kΩ电阻上拉到VDDIO否则在上电过程中Flash可能进入不确定状态导致MCU无法读取启动代码。这是一个极易被忽略的“软故障”。3.3 4层板叠层与星型接地物理隔离的终极艺术“嘉立创eda如何布线星型接地”是搜索热词说明这是普遍痛点。星型接地不是画一个星形图案而是构建一个低阻抗、无环路的参考平面。叠层设计嘉立创标准1.6mm板层名称功能铜厚介质厚度L1Signal器件、高速信号1oz (35μm)0.15mm (PP)L2GND Plane完整地平面1oz (35μm)0.25mm (Core)L3PWR Plane分割的电源平面1oz (35μm)0.25mm (Core)L4Signal低速外设、调试接口1oz (35μm)0.15mm (PP)这个叠层的关键在于L2和L3都是1oz铜厚的完整平面。L2 GND平面必须100%铺满不允许任何分割。所有地网络GND, VSS, VSSA, VREF-都通过过孔直接连接到L2。L3 PWR平面则需要“分割”用禁止铺铜区域Keepout将其划分为VDD1.2V、VDDIO3.3V、VDDA1.2V模拟三个独立区域。分割线宽度≥2mm确保不同电源域之间无铜箔连接。每个电源域的入口都必须放置一个大容量电解电容如220μF和一个高频MLCC100nF形成“高低频滤波组合”。星型接地实践所有模拟地VSSA, VREF-的过孔必须汇聚到一个物理点这个点就是“星型地”的中心。我把它设在MCU的VSSA引脚正下方。所有数字地VSS的过孔则均匀分布在L2 GND平面上但最终都通过这个平面流向星型地中心。这样模拟小信号的回流路径最短、最纯净而数字大电流的回流路径虽长但被完整的GND平面吸收不会干扰模拟域。实测证明这种结构下VSSA对VSS的噪声电压仅为0.3mVpp远低于H743要求的10mVpp。注意绝对禁止在L2 GND平面上打“地过孔阵列”来连接L1/L4的地网络。过孔太多会破坏GND平面的完整性形成缝隙。正确做法是每个器件的地焊盘用1-2个过孔连接到L2过孔直径0.3mm焊盘直径0.6mm间距≥1mm。4. 实操过程与核心环节实现立创EDA全流程手把手4.1 原理图绘制从芯片手册到可布线网表立创EDA的原理图绘制核心是“库驱动”。不要自己乱画元件必须用官方认证库。第一步创建工程与导入芯片库。在立创EDA专业版中新建工程名称为“H743_FlightController”。点击“库管理”搜索“STM32H743VIH6”添加ST官方库。这个库包含了所有引脚定义、电气类型Input/Output/Power、以及关键属性如“High Speed”、“Analog”。同样添加MPU6000、TJA1051、W25Q80DV等器件的官方库。官方库的好处是引脚编号、电气属性、封装都已预设避免人为错误。第二步放置核心器件与电源网络。先放STM32H743然后围绕它放置电源模块MP2143DN RT9013-12、晶振、复位芯片。关键操作在放置RT9013-12时右键属性将“VOUT”引脚的“电气类型”改为“Power Output”这样它就能自动连接到VDDA网络。同理将MP2143DN的“VOUT”设为“Power Output”连接到VDDIO。这样后续连线时只需点击VDDA网络所有需要1.2V模拟电的引脚如VDDA, VREF, VSSA会自动高亮一键连接。第三步关键信号网络命名与约束。对高速信号USB_DP/DN, CAN_H/L, SPI_MOSI/MISO/SCLK进行网络命名并添加约束。例如选中USB_DP网络右键“网络属性”在“高级”选项卡中勾选“差分对”并将“配对网络”设为USB_DN。同时在“约束”选项卡中设置“长度匹配容差”为0.1mm“阻抗目标”为90Ω。这些约束会直接传递给PCB布线引擎确保后续布线时自动遵守。第四步生成网表与ERC检查。完成原理图后点击“设计”-“生成网表”。软件会自动检查所有连接。重点关注ERC电气规则检查报告中的“Floating Net”悬空网络和“Unconnected Pin”未连接引脚。H743有上百个引脚其中很多是NCNo Connect或保留引脚必须在原理图中明确标注为“NC”否则ERC会报错。我曾因漏标一个JTAG的保留引脚导致网表生成失败。4.2 PCB布局器件摆放的黄金法则布局是PCB成败的70%。立创EDA的布局核心是“功能分区”和“信号流向”。分区策略将板子划分为4个区域核心区STM32H743及其紧邻的电源、晶振、复位芯片。这是整个系统的“心脏”必须放在板子中央周围留出至少5mm的净空区不放任何其他器件。传感器区MPU6000、气压计BMP280等放在核心区一侧远离电机驱动和电源模块。因为IMU对振动和磁场敏感必须用螺丝孔固定在PCB上并在其下方L2 GND平面开窗即不铺铜减少热应力影响。功率区电机电调接口PWM输出、电池接口XT60。这个区域会产生强电流和强磁场必须与传感器区物理隔离距离≥20mm且所有走线用粗铜≥0.8mm线宽。接口区USB、CAN、UART调试口、SD卡座放在板子边缘方便插拔。关键器件摆放技巧STM32H743优先保证其VDD/VDDA/VDDIO引脚的去耦电容能“就近”放置。这意味着电容必须放在芯片同一侧且焊盘到引脚的距离最短。我通常将0.1μF MLCC放在VDD引脚旁10μF钽电容放在VDDIO引脚旁。MPU6000其SPI引脚SCLK, MOSI, MISO, CS必须朝向STM32H743且中间不穿插其他器件为后续等长布线留出直线路径。USB Micro-B必须放在板子边缘且其焊盘中心线与板边对齐。DP/DN引脚下方的L2 GND平面必须完整因此在此区域L2不能有任何过孔或分割。实操心得在立创EDA中按住Shift键可以临时锁定器件旋转角度15度步进按住Space键可以90度旋转。布局时先用CtrlA全选所有器件然后用CtrlG群组再拖动到大致区域最后逐个精调。切忌一开始就追求完美位置先保证功能分区正确再优化细节。4.3 PCB布线4层板的布线哲学与立创EDA实操布线不是连通就行而是“控制电磁场”。布线顺序严格遵循“先难后易”。电源线先布VDDIO3.3V和VDD1.2V主干。VDDIO线宽设为0.8mmVDD线宽设为0.5mm。使用“交互式布线”工具从电源模块输出端直接拉到STM32H743的对应引脚焊盘。布线时按Tab键打开属性面板勾选“推挤障碍物”让软件自动推开其他走线。高速差分对USB_DP/DN、CAN_H/L。启用“差分对布线”模式快捷键D先点击DP起点再点击DN起点软件会自动保持等长和间距。布线时全程走在L1层下方L2必须是完整GND。遇到障碍时宁可绕远也不打过孔。关键信号SPI总线MPU6000、Flash、I2C总线BMP280。使用“等长布线”功能快捷键E设置长度匹配容差为5mm。所有SPI走线必须走在同一层L1且平行、等距。普通信号GPIO、UART、ADC等最后布。可以利用L4层但必须确保其下方L3是对应的电源平面如UART走L4则其下方L3必须是VDDIO区域。过孔使用铁律STM32H743的BGA封装100pin引脚间距0.5mm焊盘尺寸0.3mm。过孔必须用0.3mm孔径0.6mm焊盘。对于VDD/VSS等大电流网络每个引脚焊盘必须打2个过孔呈对角线分布以降低接触电阻。对于高速信号USB, CAN过孔必须配对DP和DN各一个且两个过孔间距必须等于走线间距以保持差分阻抗连续性。铺铜Copper Pour这是4层板的灵魂。在L1和L4层执行“铺铜”操作快捷键P选择网络为GND。关键设置“孤岛去除”勾选避免产生悬浮铜皮。“热焊盘连接”对GND网络选择“八向连接”宽度0.2mm间隙0.2mm。这样器件焊盘与GND平面之间有足够连接又不会在焊接时因散热太快导致虚焊。“铺铜边界”必须手动绘制紧贴板框内侧1mm。铺铜不能超出板框否则打样厂会裁掉导致边缘GND不完整。4.4 DRC检查与生产文件输出最后一道防线布线完成后DRC设计规则检查不是走形式而是救命稻草。关键DRC检查项立创EDA专业版电气规则检查所有网络是否连通特别是VDDA、VREF等模拟网络确保没有遗漏连接。布线规则设置最小线宽0.15mm嘉立创最小能力最小间距0.15mm过孔最小孔径0.3mm。对USB、CAN等差分对额外启用“差分对长度匹配”检查容差设为0.1mm。制造规则启用“焊盘到板边距离”检查所有焊盘必须距板边≥0.2mm否则打样时会被削掉。高速规则启用“过孔数量限制”对USB_DP/DN网络设置单网络过孔数≤2个。过多过孔会引入电感劣化信号质量。输出生产文件点击“文件”-“输出Gerber”选择嘉立创标准模板。必须输出以下文件TopLayer.gbr(L1)InnerLayer1.gbr(L2, GND)InnerLayer2.gbr(L3, PWR)BottomLayer.gbr(L4)TopSilk.gbr(顶层丝印)TopPaste.gbr(顶层钢网)BoardOutline.gbr(板框)Drill.drl(钻孔文件)特别注意在“Gerber设置”中勾选“包含元器件坐标Pick and Place”并导出BOM.csv和POS.csv坐标文件。嘉立创SMT贴片服务需要这两个文件才能准确贴装。常见失误忘记导出BoardOutline.gbr导致工厂按默认板框切割你的精心设计的异形板子可能被切成矩形。务必在输出前用“查看Gerber”功能逐个文件确认内容无误。5. 常见问题与排查技巧实录那些让你抓狂的“玄学”故障5.1 上电不启动从电源到时钟的逐级排查这是新手最常遇到的“黑屏”问题。别急着换芯片按顺序查Step 1测VDDIO3.3V和VDD1.2V电压。用万用表红表笔点MCU的VDDIO引脚如Pin 1黑表笔点最近的GND过孔。正常值应为3.3V±0.1V和1.2V±0.05V。如果VDDIO为0V检查MP2143DN的EN引脚是否为高电平应接3.3V以及其输入5V是否正常。如果VDD为0V检查RT9013-12的IN引脚是否有3.3V输入以及其EN引脚是否悬空必须上拉。Step 2测复位信号。用示波器探头10X点NRST引脚。上电瞬间应看到一个约100ms的低电平脉冲然后保持高电平。如果没有脉冲检查TPS3823-33的VDD引脚电压是否达标≥3.08V以及其RESET引脚是否正确连接到MCU的NRST。Step 3测晶振起振。这是最难测的一步。普通万用表不行必须用示波器。将探头接地夹接到GND过孔探针尖端轻轻触碰HSE晶振的任一引脚不要用力以免停振。应看到清晰的8MHz正弦波峰峰值≥1V。如果没波形检查负载电容C1/C2是否为22pF以及晶振本身是否损坏可换一颗同型号测试。Step 4测SWD接口。用ST-Link连接SWDIO/SWCLK/GND打开STM32CubeProgrammer。如果能识别到芯片说明MCU已启动问题在Bootloader或固件如果识别不到问题仍在硬件。排查口诀“先看电再看复三查晶四连SWD”。我曾花3小时找一个“不启动”问题最后发现是嘉立创打样时把RT9013-12的EN引脚焊盘做小了导致上锡不良EN引脚实际是悬空的。重新打样问题解决。5.2 USB无法识别差分对的隐形杀手USB设备插入电脑设备管理器显示“未知USB设备”或“此设备无法启动”。首要怀疑对象DP/DN差分对。用万用表二极管档测DP和DN引脚对GND的阻抗。正常应为无穷大开路。如果某一个引脚对GND阻抗很低100Ω说明该信号线与GND短路可能是PCB布线时过孔打穿了或者焊接时锡渣桥接。其次检查终端匹配。USB规范要求DP/DN线上各有一个1.5kΩ下拉电阻到GNDMCU端以及一个90Ω差分终端电阻收发器端。用万用表测MCU端DP对GND电阻应为1.5kΩ测DP对DN电阻应为90Ω。如果DP-DN电阻为0Ω说明终端电阻短路如果为无穷大说明终端电阻虚焊或未贴。最后检查GND平面。这是“玄学”故障的根源。用万用表测USB接口外壳金属部分与MCU的GND引脚之间的电阻应0.1Ω。如果1Ω说明USB接口的GND焊盘没有通过足够过孔连接到L2 GND平面。此时用烙铁在USB接口GND焊盘上多加几个过孔问题常能解决。5.3 IMU数据噪声大模拟地的无声战争飞控姿态解算抖动日志显示IMU原始数据跳变剧烈。核心矛盾数字噪声入侵模拟域。用示波器测VDDA对VSSA的纹波。正常应2mVpp。如果10mVpp问题严重。排查路径查去耦电容检查RT9013-12输出端的10μF钽电容和0.1μF MLCC是否贴反钽电容有极性或焊盘虚焊。用镊子轻压电容看示波器纹波是否变化变化说明焊接不良。查GND连接用万用表测MPU6000的VSSA引脚与MCU的VSSA引脚之间的电阻应0.01Ω。如果0.1Ω说明星型地连接不牢。此时必须在MPU6000的VSSA焊盘上额外打一个过孔直连L2 GND平面。查PCB布局检查MPU6000下方L2 GND平面是否被USB或CAN走线的过孔密集打穿形成“蜂窝状”破坏了平面完整性。如有需在L2层手动删除这些过孔周围的铺铜恢复GND平面。我的独家技巧在MPU6000的VDDA和VSSA引脚之间跨接一个100pF陶瓷电容。这个电容能提供一个超低阻抗的高频旁路专门滤除MHz级别的开关噪声。实测可将VDDA纹波再降低30%效果立竿见影。5.4 电机全速时飞控重启电源的崩溃时刻四轴起飞后油门一加飞控立刻复位。根本原因大电流导致VDDIO电压瞬间跌落。用示波器直流耦合测VDDIO引脚触发模式设为“边沿下降”触发电平设为3.0V。当电机启动时应能看到一个深度0.3V、宽度10μs的跌落脉冲。解决方案增加储能电容在MP2143DN输出端并联一个470μF电解电容耐压10V和一个10μF MLCC。电解电容提供大容量储能MLCC提供高频响应。加粗电源走线将VDDIO从电源模块到MCU的走线全部加宽至1.2mm并在其两侧L2 GND平面上用“铺铜”工具额外加宽GND铜皮形成“电源-地”微带线结构降低回路电感。检查电调供电确保电调的5V BEC输出是