简介这份PDF面向电子技术、嵌入式及PCB设计初学者围绕Altium Designer电路设计与制作入门展开帮助读者从零理解印制电路板设计流程、原理图绘制、元件库建立、PCB封装创建以及布局布线等基础环节。内容以应用电子技术实训教学大纲为牵引既有实训内容、学时分配与考核方式的说明也系统梳理原理图设计步骤、原理图库编辑、封装库绘制、PCB设计规则和实训项目实施并补充PCB板基础知识、布局原则、布线技巧与设计规则适合课程实训、自学入门和操作查阅。资源包共1个PDF文件大小约23.69MB单文件便于集中阅读和按目录检索。目前已有3759人学习整体侧重入门知识梳理与实训流程串联可帮助读者建立从原理图到PCB成品的完整认知并为后续嵌入式硬件实践打下基础。1. 从一块“能亮但不稳定”的板子说起这套入门方案解决什么问题A同学把两级放大电路焊完上电后波形忽大忽小原理图ERC全绿PCB也能生成问题却卡在“不知道从哪查”。这类翻车在电学和嵌入式入门阶段很常见软件操作会了但PCB设计制作的全链路没有闭环。这套《Altium Designer电路设计入门教程》把原理图、元件库、封装库、PCB布局布线、自制板、雕刻机、抄板反推串成一条线适合正在做毕设/课设的学生也适合要带学生做实训的从业者。下面按“流程—设计—实现—避坑—验收”拆开讲能照着排课也能照着做板。2. 全流程拆解从实训大纲到工程文件的六段链路2.1 原理图—库—封装—PCB—制板—调试的闭环教程里的流程图不是装饰它把“新建工程、放置元件、原理图布线、编译检查、创建PCB、加载封装与网络表、布局布线、电气规则检查、报表输出”固定成一条可检查的链路。真正做板时我一般把它压成六段需求与器件选型、原理图与库、封装与PCB、DRC与制造文件、制板工艺、焊接调试。每段都有输入和输出缺一段就会在后面变成黑匣子。阶段主要输入关键输出检查点需求与选型功能指标、供电、接口器件清单初稿封装是否可得原理图器件手册、参考电路SchDoc、网络标号ERC无未连接封装与PCB封装库、板框尺寸PcbDoc、层叠封装引脚一一对应规则与DRC线宽、间距、过孔规则DRC报告无间距/短路错误制造文件Gerber、钻孔、BOM加工包层名与层数正确制板与调试板子、BOM、调试计划测试记录电源先测再上芯片这张表的价值在于答辩时不用背软件菜单直接讲每段的输出物和检查点评委能听懂你是否真的做过。2.2 工程目录、文件命名与版本管理Altium Designer的工程文件是PrjPCB原理图是SchDocPCB是PcbDoc库文件是SchLib和PcbLib。很多新手把文件散落在桌面最后“工程打不开”或“库路径丢了”。我习惯在项目根目录下按功能分目录工程文件放根目录库文件单独放Lib制造文件按日期归档。下面是一个可直接套用的目录骨架# 项目根目录示例按“工程-库-输出-文档”拆分避免文件散落 TwoStageAmp/ ├── TwoStageAmp.PrjPCB # 工程文件保持相对路径 ├── Sch/ │ └── TwoStageAmp.SchDoc # 原理图 ├── Pcb/ │ └── TwoStageAmp.PcbDoc # PCB ├── Lib/ │ ├── MySchLib.SchLib # 自建原理图库 │ └── MyPcbLib.PcbLib # 自建封装库 ├── Out/ │ ├── Gerber_2025-06-01/ # 每次打样单独归档 │ └── BOM_2025-06-01.csv └── Doc/ └── 测试记录.md命名上建议“项目名_模块名_版本”例如“TwoStageAmp_Power_V1”。版本不要用“最终版”“最终版2”用日期或V1.0、V1.1。工程文件里的库尽量用相对路径换电脑前把整个目录拷走比只拷PrjPCB靠谱。血泪经验是库路径一丢原理图里的器件全变问号重新绑定封装能花掉一晚上。2.3 学时分配与任务节奏把大纲变成周计划教程第一部分给了实训教学大纲、实训内容与学时分配、实训安排与考核方式这部分对课设和毕设很实用。我一般把总学时拆成“演示—跟做—独立做—验收”四段比例大约2:3:3:2。演示只讲一条完整链路跟做用两级放大电路独立做让学生换传感器模块或单片机最小系统验收看板子和记录不看截图。周次任务交付物验收方式第1周工程建立、原理图库工程自建库器件属性完整第2周原理图绘制与ERCSchDoc编译报告无未连接错误第3周封装库、板框与布局PcbDoc初版封装与实物对照第4周布线与DRC规则文件DRC报告间距/线宽达标第5周制板工艺或雕刻机加工文件实物能上电测试第6周调试与答辩测试记录汇报讲清问题与修正课时紧的班级可以把自制板和雕刻机二选一但原理图、封装、PCB、DRC这四段不能省。考核方式建议“过程分实物分答辩分”过程分看每周交付物实物分看焊接与测试答辩分看能否解释规则参数。这样学生不会只交一张截图从业者也能拿这套节奏带新人。3. 原理图设计与元件库两级放大电路的可复现路径3.1 新建工程与图纸参数先定边界再放器件教程给的操作顺序是新建PCB Project、保存工程、在工程下新建Schematic、保存原理图、设置图纸。很多新手先放器件再建工程结果原理图游离在工程外编译时找不到网络。正确顺序是先建工程再建SchDoc并保证两者在同一文件夹下。图纸参数不用一上来调花哨A4、栅格10或5、可见栅格打开即可等熟练后再改颜色和标题栏。放置元件前要加载库。教程给了三种方式知道库就Add/Remove Library安装不知道库就用Place Part里的Find搜索找不到就自建库。搜索时关键词不要只写“电阻”要写器件型号或“RES”“CAP”。找到后先看引脚数和封装别急着放。放置后立刻改位号、名称、封装不要留到最后否则BOM里一堆“R?”。3.2 元件查找、属性修改与封装绑定双击元件打开属性框重点看四个字段Designator位号、Comment型号/参数、Footprint封装、Description描述。封装绑定最容易翻车原理图符号的引脚编号必须和封装焊盘编号一致否则网络表加载后飞线乱飞。我一般建一张元件属性表边放边填最后导出BOM核对。字段示例作用常见错误DesignatorR1、C2、U1位号唯一重复位号导致BOM合并Comment10k、LM358参数/型号只写“电阻”无法采购FootprintR0805、DIP-8绑定封装引脚编号与符号不一致Description1/4W 1%补充说明空着导致后期无法追溯封装修改在属性框Footprint里点添加选PcbLib或集成库。若封装库没加载先安装库再选。注意同一个器件在不同项目里可能用不同封装不要把“R0805”硬绑到所有电阻上功率电阻要换1206或更大。3.3 布线、网络标号与ERC编译检查原理图布线用Place Wire不是画直线装饰。导线要落在引脚端点上交叉但不相连的地方不要打点。网络标号比长导线更可靠尤其是两级放大电路里的级间连接、电源和地。放网络标号时注意名称一致GND和GND1在Altium里是两个网络ERC不一定报错但PCB会分成两块地。编译检查用Project Compile PCB Project。ERC报告里常见“Unconnected pin”“Net has only one pin”“Duplicate designator”。前两个多半是线没连上或标号写错第三个是位号重复。不要只看Messages面板有没有红叉点开每条看坐标。教程里强调“若无错误提示即通过电气规则检查”实际还要看警告警告里的单端网络往往就是漏连。下面这段Python不依赖Altium用来在导出BOM后做一次字段体检适合课设收尾和交付前自查import csv from collections import Counter # 读取Altium导出的BOM CSV检查位号重复、封装为空、参数缺失 def check_bom(path): with open(path, newline, encodingutf-8-sig) as f: rows list(csv.DictReader(f)) designators [r.get(Designator, ).strip() for r in rows] dup [k for k, v in Counter(designators).items() if v 1 and k] missing_fp [r[Designator] for r in rows if not r.get(Footprint, ).strip()] missing_val [r[Designator] for r in rows if not r.get(Comment, ).strip()] print(重复位号:, dup) print(缺少封装:, missing_fp) print(缺少参数:, missing_val) if __name__ __main__: check_bom(Out/BOM_2025-06-01.csv)这段脚本只做三件事位号重复、封装为空、参数为空。参数path指向导出的CSV列名按Altium默认BOM模板调整。它的价值不是替代DRC而是在打样前把“买不到、焊不上、对不上”的低级问题拦掉。我一般把它挂在项目收尾清单里跑一遍再发板。3.4 自建原理图库把“找不到的器件”变成资产教程2.3讲原理图库概述、编辑和建立元件库。自建库不是高级技巧是迟早要做的事。步骤可以压成新建SchLib、画符号外框、放引脚并编好引脚号、设置引脚电气类型、填Default Designator和Comment、保存到Lib目录、在工程里安装。引脚电气类型别全设Passive电源设Power输入输出按手册设ERC才能查出驱动冲突。建库时最容易忽略引脚号。符号上看起来一样但引脚号决定PCB封装映射。比如双运放LM358引脚1输出、2反相输入、3同相输入、4地、8电源符号可以画得漂亮引脚号错了封装就全错。我的习惯是建完库立刻做一个“1:1对照表”把符号引脚号和封装焊盘号逐一对一遍再放进原理图。4. 封装库与PCB设计布局、布线和规则的落地参数4.1 封装库建立焊盘、丝印、3D与命名规范教程2.4讲元器件封装概述、创建封装库流程、绘制PCB封装库的具体步骤。封装的核心不是画得像而是焊盘尺寸、间距、引脚编号和丝印方向。焊盘长度一般比器件引脚长出0.5~1mm宽度略宽于引脚具体按手册和工艺调整。通孔器件要设孔径孔径比引脚大0.2~0.3mm太小插不进太大虚焊。命名建议“封装类型_引脚数_间距”例如“DIP-8_2.54”“LQFP-48_0.5”“R0805”。丝印不要压焊盘极性器件用缺口或圆点标清。3D模型不是必须但答辩时能直观看出器件方向有就加上。建完封装后在PcbLib里用测量工具量焊盘中心距别凭感觉。4.2 板框、层叠与布局分区PCB设计第一步是板框和层叠。板框画在Keep-Out Layer或Mechanical层按外壳尺寸留边。双层板常用顶层走信号、底层走信号和覆铜四层板才有完整地平面。入门课设用双层板足够但电源和地要粗模拟小信号远离继电器、电机和DC-DC。布局原则教程3.2给了我把它落到操作先放接口和固定孔再放电源模块再放主控和敏感模拟前端最后放阻容。两级放大电路要按信号流向从左到右第一级靠近输入第二级靠近输出反馈电阻紧贴运放。晶振靠近芯片去耦电容贴着电源引脚。布局阶段不要急着布线先把飞线理顺再开始走线。4.3 布线规则与线宽计算布线前先设规则安全间距、线宽、过孔尺寸、覆铜连接方式。入门板一般信号线10~15mil电源线20~30mil地线用覆铜或加粗。线宽不是拍脑袋按电流估算1A大约需要20~30mil外层温升10℃左右小信号可以细。下面这段Python按简化公式估算外层线宽适合在规则设置前做粗算# 简化线宽估算按电流、铜厚、允许温升粗算外层最小线宽mil # 实际打样请以IPC-2221图表和板厂工艺为准 def trace_width_mil(current_a, copper_oz1, temp_rise_c10): # 经验系数外层约 k0.048内层约 k0.024 k 0.048 area (current_a / (k * temp_rise_c**0.44)) ** (1 / 0.725) # 截面积mil^2转线宽1oz铜厚约1.37mil thickness_mil copper_oz * 1.37 return area / thickness_mil for i in [0.5, 1.0, 2.0]: print(i, A -, round(trace_width_mil(i), 1), mil)参数current_a是电流copper_oz是铜厚temp_rise_c是允许温升。结果只作粗算最终要留余量电源线我一般再乘1.5~2倍。规则里把默认线宽设10mil电源类网络单独加宽GND用覆铜。过孔不要太小0.3mm孔径/0.6mm焊盘对入门板够用。4.4 覆铜、DRC与输出制造文件覆铜前先跑一遍DRC确认没有短路和间距错误。覆铜用GND网络选择Solid或Hatch保留死铜可选移除。覆铜后再次DRC重点看“Clearance Constraint”和“Short-Circuit”。如果覆铜后报一堆错多半是规则间距设得比板厂能力还小或者焊盘与覆铜连接方式不对。输出制造文件包括Gerber、NC Drill、BOM和坐标文件。Gerber层要核对顶层、底层、丝印、阻焊、钻孔、板框。层数不对板厂会按错层做。打样前把Gerber拖进免费查看器看一遍确认文字没反、焊盘没缺。教程2.5的PCB设计流程和3.4的布线规则可以对照这张检查表用。4.5 自制板与雕刻机工艺选择与文件交接教程第四部分讲描绘法、感光板、热转印、丝网印、感光干膜第五部分讲雕刻机。课设没有打样条件时热转印和雕刻机最常用。热转印适合单面板、线宽8mil以上雕刻机适合快速验证但要注意刀具直径和隔离间距。抄板部分第六部分讲BOM制作和反推原理图适合维修和复刻不适合直接抄别人产品。工艺适合场景最小线宽参考注意点热转印单面板、课设8~10mil转印纸平整、熨烫均匀感光板双面板、细线6~8mil曝光时间、显影浓度雕刻机快速验证按刀具加工文件原点、深度丝网印小批量10mil以上网版张力、油墨抄板复刻/维修按原板只做学习授权范围雕刻机使用前先确认加工文件的原点和刀具路径Z轴对刀要轻否则一刀切穿焊盘。热转印后先检查碳粉是否完整缺线用油性笔补再腐蚀。5. 避坑与常见问题排查五个最容易翻车的点5.1 封装与实物对不上焊盘编号和引脚顺序错了现象是板子焊好后芯片发热、功能全无或者二极管方向反了。原因多半是原理图符号引脚号与封装焊盘号不一致或者封装镜像放反。解决方法是建库时做引脚对照表PCB布局时用3D或丝印确认1脚位置打样前打印1:1纸质图把实物放上去比对。血泪经验不要相信“看起来一样”要拿手册的引脚图逐个对。5.2 ERC通过但PCB没网络原理图没编译或网络标号写错现象是加载网络表后飞线很少或者电源和地分开。原因是原理图没编译进工程或者网络标号拼写不一致比如VCC和VCC1。解决方法是先Compile PCB Project看Messages里有没有单端网络再把电源、地、关键网络用全局标号统一加载网络表时看Report确认每个网络引脚数。ERC通过不等于网络正确这点要单独查。5.3 覆铜后DRC一堆报错规则比工艺还激进现象是覆铜前DRC干净覆铜后短路和间距错误满屏。原因是覆铜与焊盘连接方式、规则间距小于板厂能力或者死铜没移除。解决方法是先把安全间距改成板厂能做的值入门板6~8mil覆铜选GND网络移除死铜再跑DRC。若仍有错误看坐标是不是覆铜碰到不同网络焊盘必要时手动挖开。5.4 制板文件层选错Gerber缺层或镜像现象是板厂发回确认图丝印反了、阻焊开窗不对或者钻孔偏。原因是输出Gerber时层没选全或者镜像选项勾错。解决方法是输出前核对层列表Top Layer、Bottom Layer、Top Overlay、Bottom Overlay、Top Solder、Bottom Solder、Keep-Out、Drill。用查看器打开确认文字可读、焊盘有开窗。每次打样把Gerber按日期归档出问题能追溯。5.5 抄板反推原理图对不上先量连接再画符号现象是抄板后原理图与实物网络不一致BOM也错。原因是只看丝印不看走线或者多层板内层看不见。解决方法是先拍正反面高清图用万用表蜂鸣档逐点量连接先画网络关系再套符号BOM按位号、参数、封装三列记录不确定的参数拆下测量。抄板只用于学习授权范围别把复刻当设计。6. 验收与答辩用一张检查表把方案讲清楚验收不要只看“板子亮不亮”。我一般让学生或新人交四样工程文件、DRC报告、制造文件包、测试记录。答辩时按“需求—原理图—封装—PCB—制板—问题”讲六分钟重点讲你改过什么。下面这张表可以直接当评分表用验收项合格标准答辩追问工程组织工程、原理图、PCB、库路径完整换电脑能打开吗原理图ERC无未连接位号唯一这个网络为什么这样分封装引脚号与实物一致焊盘尺寸怎么定的PCBDRC无短路线宽达标电源线为什么加粗制造文件Gerber层齐全钻孔正确层选错会怎样测试有上电记录和问题修正最严重的一次翻车是什么答辩技巧是主动暴露一个真实问题比如“第一版封装镜像放反第二版加了1脚丝印”比背菜单更加分。从那以后我每次发板前都强制走一遍“BOM字段检查—封装对照—Gerber查看—DRC复跑”这套习惯比任何快捷键都值钱。希望帮到你。本文还有配套的精品资源点击获取